[implem-vhdl] Factorisation du code

1 files changed, 0 insertions, 30 deletions

diff --git a/implementations/vhdl/Decrypt/lilliputtbci192v1/state_register.vhd b/implementations/vhdl/Decrypt/lilliputtbci192v1/state_register.vhd
deleted file mode 100644
index cdba362..0000000
--- a/implementations/vhdl/Decrypt/lilliputtbci192v1/state_register.vhd
+++ /dev/null
@@ -1,30 +0,0 @@
-library IEEE;
-library work;
-use IEEE.numeric_std.ALL;
-use IEEE.STD_LOGIC_1164.ALL;
-use work.crypt_pack.ALL;
-
-entity state_register is
-	port(
-		state_i : in type_state; -- Etat d'entrée
-		state_o : out type_state; -- Etatde sortie 
-		clock_i : in std_logic; -- Permet de gérer la clock 
-		reset_i : in std_logic);
-end state_register;
-
-architecture state_register_arch of state_register is
-begin 
-	process(reset_i, clock_i) -- On définit ici un process car les fonctions ne doivent pas se faire en même temps 
-	begin 
-		if(reset_i = '0') then 
-			for i in 0 to 3 loop
-				for j in 0 to 3 loop
-					state_o(i)(j) <= (others => '0'); --si rest_i est nul c'est que les valeurs de state_o sont nuls 
-				end loop;
-			end loop;
-    		elsif(clock_i'event and clock_i = '1') then -- Dans le cas d'un front descendant d'horloge state_o prend la valeur de state_i. On utilise un front descendant d'horloge pour un soucis de synchronisation avec sbox
-    			state_o <= state_i;
-    		end if;
-    	end process;
-
-    end state_register_arch;